Datas: 13.10.2009 ó 15.10.2009 Horario: de 09:30 a 14:30h
Organiza: Red G-HPC
Dirixido a: Investigadores y docentes que desarrollan aplicaciones científicas.
Las plazas son limitadas (15 personas).
Inscripción hasta el 31 de julio.
Nº horas: 15
Lugar: Centro de Supercomputación de Galicia, Avda. de Vigo, s/n (Campus Sur) - Santiago de Compostela
Contacto:giglesias@udc.es
Formulario de inscripción y más información en la sección cursos de la página web de la Red G-HPC http://ghpc.udc.es
En las computadoras actuales los accesos a memoria principal son entre uno y dos órdenes de magnitud más lentos que las operaciones aritméticas. Este problema se ha resuelto parcialmente mediante la adición a los procesadores de pequeñas memorias rápidas en las que pueden acceder eficientemente a un subconjunto de los datos del programa. Estas memorias están gestionadas automáticamente mediante algoritmos sencillos que en muchas ocasiones no se adecúan a los patrones de acceso de los programas. Esto da lugar a importantes degradaciones del rendimiento que podrían evitarse aplicando ciertas técnicas a la hora de escribir el código correspondiente.
Este curso tiene dos objetivos principales. El primero es ayudar al alumno a comprender el impacto de los accesos a datos y de la forma en que los codifica en su aplicación sobre el rendimiento de sus programas. Para ello se le da una introducción al funcionamiento de las jerarquías de memoria de los computadores centrada en las implicaciones prácticas que tiene dicho funcionamiento para el programador. El segundo objetivo del curso es enseñarle técnicas de programación y de reestructuración de sus códigos que le permitan hacer un uso óptimo de esta jerarquía, tanto en programas secuenciales como en aplicaciones paralelizadas en sistemas de memoria compartida o multinúcleo.
Temario:
1. Introducción
2. La Jerarquía de Memoria de los Computadores
2.1 Memorias Caché
2.2 Otras Mejoras Hardware
3. Técnicas de Programación para la Mejora de la Localidad
3.1 Reorganización de datos
3.2 Reordenación de accesos
4. Técnicas de Programación para la Ocultación de la Latencia de los Accesos
5. La Jerarquía de Memoria en las Aplicaciones Paralelas
5.1 Consistencia de Memoria
5.2 Compartición Falsa
6. Optimizaciones del Uso de la Memoria Específicas de las Aplicaciones Paralelas
cesga.es
:: Telf.: +34 981 569810 - Fax: 981 594616 ::
Avda. de Vigo s/n 15705, Santiago de Compostela.